AES Hardware Acceleration
AES 硬件加速指利用专用硅电路（CPU 指令集扩展或独立加密协处理器）执行 AES 运算，吞吐量远超软件实现。
用途
在服务器、移动设备与嵌入式系统中以低 CPU 占用、高吞吐量执行 AES，并抵抗侧信道攻击。
机制
加密引擎在硅片上实现 AES 轮函数与密钥扩展，CPU 通过专用指令或 DMA 提交数据块，结果回写寄存器或内存。
用例
- 移动设备安全飞地
- 网络设备 IPSec
- 存储控制器加密
AES 硬件加速指利用专用硅电路（CPU 指令集扩展或独立加密协处理器）执行 AES 运算，吞吐量远超软件实现。
在服务器、移动设备与嵌入式系统中以低 CPU 占用、高吞吐量执行 AES，并抵抗侧信道攻击。
加密引擎在硅片上实现 AES 轮函数与密钥扩展，CPU 通过专用指令或 DMA 提交数据块，结果回写寄存器或内存。